NVIDIA独自コア「Olympus」の真価 Vera CPUが見せたIPC全振りの重厚構造とメモリー帯域依存

NVIDIAは、Hot Chipsで発表したデータセンター向けCPU「Vera」を発表した。Veraの最大の特徴は、NVIDIAが独自に設計したOlympusコアを搭載している点である。Fetchは16命令/サイクル、Decode/Dispatchは10命令/サイクル、Issue Portは18という重厚な構成だ。NVIDIAはこれより先にTechnical Blogで詳細を公開しており、Hot Chipsの説明はそれをなぞったものになった。ただし質疑応答では新しい情報も引き出されている。

面白いのは、NVIDIAが命令処理の区切り方を独自に定義している点だ。一般にはFetchからRename/Allocationまでを順番通りに処理するFront End、その後の順不同で実行する部分をBack Endと呼ぶ。ところがNVIDIAはFetchからDecodeまでをFront End、Rename/AllocationをMid coreとして分けた。Out-of-Orderを入れる目的は、どの企業の実装でもほぼ同じなので、わざわざ区切る理由は分かりにくい。ここは技術的な説明というより、自社の設計思想を前面に出すための言葉の選び方に見える。質疑応答で得られたROBのエントリー数が「1K以上」という回答は、大量の命令を並走させる設計を示している。その代わりレジスターの量も膨らむ。ベクトル演算に128bit幅のSVE2を選び、256bitにしなかった理由は、既存のNEONベースのソフトウェア資産を引き継ぐためだという。派手さよりも既存資産を捨てない現実主義がうかがえる。

中小企業にとって、Veraのコア設計の細部が購買判断に直結することはまずない。これはデータセンター向けの製品であり、ノートPCや業務サーバーの選定に使う話ではない。実務で覚えておくべきは、AIエージェントのように命令が長い依存関係でつながる処理は、CPUの計算能力よりもメモリーの速さや待ち時間に左右されやすいという点である。記事の見出しもメモリー帯域への依存を指摘している。ハードのカタログ値を眺める前に、自社の処理が実際に何で止まっているのかを調べろ。